熱門關(guān)鍵字:谷物容重器 降落值測(cè)定儀 粉質(zhì)儀 拉伸儀 羅維朋比色計(jì) 纖維素測(cè)定儀 脂肪測(cè)定儀 油脂煙點(diǎn)測(cè)定儀 凱氏定氮儀 錘式旋風(fēng)磨  硬度計(jì)

新軟件技藝在汽配儀器儀表勘驗(yàn)頻譜構(gòu)建器里運(yùn)用

來源: http://yuanweishulai.cn  類別:實(shí)用技術(shù)  更新時(shí)間:2015-03-26  閱讀

  1汽車電子轉(zhuǎn)速表、里程表是汽車儀表總成的重要部分,其產(chǎn)品質(zhì)量的優(yōu)劣直接影響車輛的駕駛和安全性。以前此產(chǎn)品是用通用信號(hào)源進(jìn)行校驗(yàn),多段頻率切換和幅值調(diào)整麻煩,效率低下,不能有效地適應(yīng)大批量生產(chǎn)的要求,F(xiàn)開發(fā)的便攜式儀表總成校驗(yàn)系統(tǒng)一次能同時(shí)對(duì)各項(xiàng)性能指標(biāo)進(jìn)行檢測(cè)及判斷其合格與否。汽車儀表總成由發(fā)動(dòng)機(jī)轉(zhuǎn)速表、里程表、水溫表、油量表等及幾十個(gè)報(bào)警指示燈組成,汽車儀表總成校驗(yàn)的任務(wù)是對(duì)所有準(zhǔn)備出廠的儀表進(jìn)行一次全面的性能檢測(cè),儀表所需的各種信號(hào)均由計(jì)算機(jī)控制供給,并對(duì)最后的結(jié)果自動(dòng)記錄在案。

  用于校驗(yàn)汽車轉(zhuǎn)速表和里程表的頻率信號(hào),方波/正弦波可選,頻率2Hz~20kHz可任意設(shè)置,精度0.1Hz,峰值0.5V~15V可任意設(shè)置。目前的汽車儀表校驗(yàn)系統(tǒng)大多采用各類成品信號(hào)板,集成在PC機(jī)上的PCI插槽或外部接口上,通過廠家提供的接口函數(shù)控制各類信號(hào)的輸出,這為設(shè)計(jì)大型儀表校驗(yàn)系統(tǒng)提供了極大的方便。但是,對(duì)于便攜式儀表檢驗(yàn)箱,要求重量輕,體積小,攜帶方便,其內(nèi)部不可能集成大量的各類板卡。為此設(shè)計(jì)了一款基于DDS技術(shù)的頻率信號(hào)發(fā)生器,精度高,體積小,成本低,可維護(hù)性好。

  2系統(tǒng)設(shè)計(jì)

  本系統(tǒng)采用單片機(jī)和CPLD控制DDS(直接數(shù)字頻率合成)芯片AD9850,產(chǎn)生檢驗(yàn)儀表所需正弦/方波信號(hào),系統(tǒng)框圖如1所示。1中單片機(jī)是系統(tǒng)的控制中心,由于DDS芯片AD9850產(chǎn)生各種頻率的正弦信號(hào)中含有豐富的高次諧波,設(shè)計(jì)一有源雙二階低通濾波器,在30kHz處產(chǎn)生產(chǎn)生-80dB的銳截止頻率特性,以輸出純凈的正弦信號(hào)。同時(shí)將低通的輸出送入AD9850內(nèi)部的比較器,產(chǎn)生標(biāo)準(zhǔn)的TTL方波。單片機(jī)控制多路選擇器,將方波或正弦作為DA轉(zhuǎn)換器AD7520的電壓基準(zhǔn)信號(hào),F(xiàn)場(chǎng)可編程邏輯器件[3]CPLDEPM7064完成單片機(jī)與PC機(jī)、單片機(jī)與AD7520的數(shù)據(jù)傳輸,實(shí)現(xiàn)對(duì)AD9850片內(nèi)寄存器的地址譯碼和時(shí)序邏輯控制。

  AD7520的輸出信號(hào),經(jīng)過調(diào)理和放大,成為峰值為15V的頻率信號(hào),經(jīng)過甲乙類互補(bǔ)推挽功放電路,最終得到系統(tǒng)需要的各種頻率信號(hào)。

  為保證信號(hào)在負(fù)載發(fā)生變化時(shí)保持穩(wěn)定的峰值和頻率,在放大電路中以及放大電路與功放輸出之間都加入了適當(dāng)?shù)呢?fù)反饋。下面對(duì)設(shè)計(jì)中的主要問題分別予以介紹。

  2.1AD9850的內(nèi)部結(jié)構(gòu)及工作原理

  AD9850是AD公司生產(chǎn)的DDS芯片中應(yīng)用較為廣泛的一種,它有并行和串行兩種加載方式,并行方式比串行方式的加載速度快,本文選擇并行加載方式。AD9850的功能框圖如2所示。AD9850片內(nèi)包括高速DDS、10BitDAC、比較器、數(shù)據(jù)輸入寄存器及頻率/相位數(shù)據(jù)寄存器等,參考時(shí)鐘為DDS提供精確的時(shí)鐘,復(fù)位信號(hào)有效時(shí),模擬輸出為恒定的cos0,頻率更新/數(shù)據(jù)寄存器復(fù)位與字加載時(shí)鐘配合,實(shí)現(xiàn)頻率/相位數(shù)據(jù)的輸入,使芯片輸出所要求頻率/相位的信號(hào)。

  AD9850的頻率/相位控制字一共有40Bit,其中32Bit為頻率控制字,5Bit為相位控制字,1Bit是電源休眠控制,最后2Bit為工作方式控制。

  AD9850并行方式加載頻率/相位控制字的各位分配表如1所示,并行加載時(shí)序圖如3所示。若輸出信號(hào)的頻率為fOUT,參考頻率為CLKIN,AD9850的頻率控制字為△Frequency,則三者之間的關(guān)系為:△Frequency=(f OUT×2 32)/CLKIN(1)其中W0的Data~Data 5Bit用于相位控制,

  則相位控制的精度為:△Phase=360°/2 5=11.25°

 。2)并行方式寫入過程如下:首先,CPLD控制FQ_UD由高電平轉(zhuǎn)為低電平,AT89C51將數(shù)據(jù)W0輸出;之后,CPLD控制W_CLK由低電平轉(zhuǎn)為高電平,再由高電平轉(zhuǎn)為低電平,此時(shí)寫完控制字W0,AT89C51按照寫入W0的過程,依次寫入W1,W2,W3,W4;最后,CPLD控制FQ_UD,使其由低電平轉(zhuǎn)為高電平,完成40Bit數(shù)據(jù)的寫入,并將地址指針指向W0,為下次寫入頻率/相位制字作好準(zhǔn)備。

  2.2CPLD內(nèi)部邏輯設(shè)計(jì)

  為便于修改,節(jié)省電路板的面積和提高系統(tǒng)的可靠性,如4所示,采用了CPLD實(shí)現(xiàn)了如下任務(wù):單片機(jī)與PC機(jī)之間的指令與數(shù)據(jù)傳輸;單片機(jī)與AD7520的數(shù)據(jù)傳輸,實(shí)現(xiàn)對(duì)AD9850片內(nèi)寄存器的地址譯碼和時(shí)序邏輯控制。

  由于整機(jī)系統(tǒng)中采用了一塊AMPCI-7201IO卡,除做其他用途外,還有余量。為簡化設(shè)計(jì),這里沒有采用通常的串口通信,而是直接采用單片機(jī)和IO卡通信,自定義了一套簡易實(shí)用的通信協(xié)議,保證單片機(jī)和PC機(jī)的正常通信。由于單片機(jī)是8Bit數(shù)據(jù)總線,各自設(shè)計(jì)了一個(gè)8Bit的輸入數(shù)據(jù)緩沖器和輸出數(shù)據(jù)緩沖器,為通信中的指令或數(shù)據(jù)提供寄存。為保證信號(hào)峰值的精度,系統(tǒng)中采用了10BitDA轉(zhuǎn)換器,為此設(shè)計(jì)了高2Bit數(shù)據(jù)寄存器和低8位數(shù)據(jù)寄存器,分時(shí)從單片機(jī)接收數(shù)據(jù)。所有的數(shù)據(jù)緩沖器或寄存器都通過唯一設(shè)置的數(shù)據(jù)接口與單片機(jī)交換,以保證速度和邏輯上的匹配。地址/邏輯譯碼單元為輸入/輸出數(shù)據(jù)緩沖器提供使能信號(hào),為數(shù)據(jù)接口和數(shù)據(jù)寄存器提供地址信號(hào),為DDS芯片AD9850提供并行裝載的時(shí)序邏輯信號(hào)。

  2.3單片機(jī)程序設(shè)計(jì)

  由于采用了CPLD實(shí)現(xiàn)了部分處理功能,單片機(jī)的主要任務(wù)是控制整個(gè)系統(tǒng)協(xié)調(diào)動(dòng)作和數(shù)據(jù)處理,準(zhǔn)確無誤地接收PC機(jī)發(fā)出的各種指令和數(shù)據(jù),根據(jù)具體地指令要求處理接收到的數(shù)據(jù),通過CPLD控制AD9850達(dá)到精確調(diào)頻的目的,控制AD7520達(dá)到精確調(diào)幅的目的。按照自定義的通信協(xié)議的要求,整個(gè)程序設(shè)計(jì)成一個(gè)無限循環(huán),程序的主要流程如5所示。初始化部分涉及到特殊功能寄存器和片內(nèi)外設(shè)的初始狀態(tài)設(shè)置,禁止AD9850的信號(hào)輸出,禁止AD7520的信號(hào)輸出,關(guān)閉各通道繼電器,以保證系統(tǒng)上電后在沒有操作之前,不會(huì)有信號(hào)對(duì)儀表產(chǎn)生任何影響。在單片機(jī)和PC機(jī)建立正常通信后,單片機(jī)根據(jù)接收到指令和數(shù)據(jù)完成相應(yīng)的處理和控制。由于將直流電壓的D/A和A/D部分電路也設(shè)計(jì)在電路中,因此程序中也考慮到直流部分的信號(hào)處理。

  3系統(tǒng)集成與測(cè)試

  單片機(jī)部分程序用C51在WAVE6000環(huán)境下編寫,PC機(jī)部分應(yīng)用程序用C++在VISUALC++6.0環(huán)境下編寫,CPLD內(nèi)部邏輯用VERILOG_HDL和原理圖混合的方法,在MUXPLUSII環(huán)境下實(shí)現(xiàn)。

  【中國糧油儀器在線】部分信息來自互聯(lián)網(wǎng),力求安全及時(shí)、準(zhǔn)確無誤,目的在于傳遞更多信息,并不代表本網(wǎng)對(duì)其觀點(diǎn)贊同或?qū)ζ湔鎸?shí)性負(fù)責(zé)。